基于DSP+FPGA的軟件無線電平臺的設計（1）
軟件無線電的中心思想
構造一個具有開放性、標準化、模塊化的通用硬件平臺，將通信的各種功能通過軟件來完成，并使寬帶A/D和D/A轉換器盡可能靠近天線，以研制出具有高度靈活性、開放性的新一代無線通信系統。由于軟件無線電可以通過增加軟件模塊來增加新的功能，而且硬件也可以隨著器件的發展而不斷地升級，所以這一概念一經提出就受到了廣泛的關注。
系統結構設計
目前受器件的限制，軟件無線電一般都采用中頻采樣的結構，這樣做既兼顧了軟件無線電的思想，又能在目前的器件水平下搭建實際可應用的系統。本文的軟件無線電平臺也采用了這一結構。隨著無線通信系統的發展都在朝著高速率、可移動性方向發展，因此本平臺的設計也必然要適應寬帶無線通信系統的要求。
平臺結構
平臺主要針對系統物理層中的中頻和基帶處理單元而設計。系統的結構如圖1所示。平臺由一個DSP（TMS320C6414T）、兩片FPGA（Cyclone EP1C6Q240C8）、上變頻芯片DUC（AD9857）、下變頻芯片DDC（HSP50214B）等構成。
圖1 平臺結構圖
根據信號處理模塊和各芯片數據處理的特點，我們將各通信模塊分配到不同的器件中來完成。DSP的主頻很高，而且內部資源豐富，支持高級語言的編程，適合于串行的算法，用來完成協議和基帶處理；
FPGA配置靈活多變，雖然主頻不太高，但是鑒于其并行處理能力突出，用于完成時鐘分配、芯片設置、接口轉換等；AD9857和HSP50214B是用于上下變頻的ASIC，集成程度高，參數設置靈活，可以滿足多模式的數字上下變頻，數據速率變換和濾波。下面簡要介紹一下平臺上器件的性能。
器件介紹
DSP
平臺選用的DSP芯片是TI公司的TMS320C6416T芯片。該處理器屬于32位定點處理器，主頻1GHz，內部集成豐富的外設和接口。在指令結構上，擴展了尋址指令、位域指令、打包解包、控制轉移等指令，增強了芯片的處理能力。在計算2048點的復數FFT運算時，可以在大約26 000個時鐘周期內完成。
6416T主要包含的模塊有：1）兩個通用寄存器組，64個32位通用寄存器；2）8個功能單元，6個ALU（32/40b），兩個乘法器（16×16）；3）一共8.256Mb的兩級緩存內部存儲；此外，還有圖1中沒有列出的Viterbi編解碼協處理器（VCP）和Turbo碼編解碼協處理器（TCP）。VCP支持500路7.95Kb/s AMR，TCP可以處理6路2Mb/s 3GPP。
接口方面包括：
1）多通道EDMA控制器；
2）多通道緩沖串口（MCBSP）；
3）高性能外部存儲器接口（EMIF）；
4）可訪問DSP的整個存儲空間的主機口（HPI）；
這里不在一一列舉。
上變頻芯片AD9857
AD9857是一款高性能的數字上變頻器，***時鐘為200MHz，根據外時鐘的范圍，可以選擇0～80MHz的任意中頻輸出；芯片還具有兩級內插功能，可以實現4倍固定內插和2～64倍可選內插倍數，便于多數據速率變換；14b的DAC。
A/D變換器AD9051
ADC選用ADI公司的AD9051，***采樣速率達到60MSPS，10b輸出，對于中心頻率較低的中頻信號可以進行直接采樣，中頻值較高的則運用帶通采樣方式。
下變頻芯片HSP50214B
HSP50214B是專用數字下變頻芯片中綜合性能***的，除數字下變頻外還具有***255階可編程FIR濾波器，0～96dB動態范圍的 AGC自動增益控制，數據速率變換包括4～32倍CIC抽取和5級HB抽取，以及FIR1-16倍抽取，坐標轉換，鑒頻等功能，而且具有四種輸出形式，接口靈活。
FPGA
由于平臺上的中頻處理由ASIC完成，所以FPGA選用了CycloneⅡ EP1C6Q240C8，這是一款低端的FPGA芯片，邏輯單元只有6000門，主要用來完成時鐘分配，接口轉換，ASIC控制字配置，以及作為DSP的協處理器的補充。
軟件無線電平臺較好的整合了DSP、ASIC和FPGA，兼顧了系統的通用性和復雜度，ASIC的應用減少了系統配制時的軟件設計復雜度。更多有關軟件無線電平臺設計的內容請讀者閱讀：
【編輯推薦】
