大家好，我是小林。

今天上午在群里有位讀者面試時，被問到這么一個問題：

快表其實是 TLB，是 CPU 封裝在芯片里的一個東西：

為什么要有 TLB ？

現在的內存分頁都是多級頁表的，這樣虛擬地址到物理地址的轉換就多了幾道轉換的工序，這顯然就降低了這倆地址轉換的速度，也就是帶來了時間上的開銷。

所以，TLB 是專門存放程序最常訪問的頁表項的 Cache，有了 TLB 后，那么 CPU 在尋址時，會先查 TLB，如果沒找到，才會繼續查常規的頁表。

每個進程的虛擬地址范圍都是一樣的，那不同進程對應相同的虛擬地址，在 TLB 是如何區分的呢?

正文

TLB是translation lookaside buffer的簡稱。首先，我們知道MMU的作用是把虛擬地址轉換成物理地址。虛擬地址和物理地址的映射關系存儲在頁表中，而現在頁表又是分級的。64位系統一般都是3~5級。

常見的配置是4級頁表，就以4級頁表為例說明。分別是PGD、PUD、PMD、PTE四級頁表。在硬件上會有一個叫做頁表基地址寄存器，它存儲PGD頁表的首地址。MMU就是根據頁表基地址寄存器從PGD頁表一路查到PTE，最終找到物理地址(PTE頁表中存儲物理地址)。

這就像在地圖上顯示你的家在哪一樣，我為了找到你家的地址，先確定你是中國，再確定你是某個省，繼續往下某個市，最后找到你家是一樣的原理。一級一級找下去。這個過程你也看到了，非常繁瑣。

如果第一次查到你家的具體位置，我如果記下來你的姓名和你家的地址。下次查找時，是不是只需要跟我說你的姓名是什么，我就直接能夠告訴你地址，而不需要一級一級查找。四級頁表查找過程需要四次內存訪問。延時可想而知，非常影響性能。

頁表查找過程的示例如下圖所示。以后有機會詳細展開，這里了解下即可。

page table walk

TLB的本質是什么

TLB其實就是一塊高速緩存。數據cache緩存地址(虛擬地址或者物理地址)和數據。TLB緩存虛擬地址和其映射的物理地址。

TLB根據虛擬地址查找cache，它沒得選，只能根據虛擬地址查找。所以TLB是一個虛擬高速緩存。硬件存在TLB后，虛擬地址到物理地址的轉換過程發生了變化。

虛擬地址首先發往TLB確認是否命中cache，如果cache hit直接可以得到物理地址。否則，一級一級查找頁表獲取物理地址。

并將虛擬地址和物理地址的映射關系緩存到TLB中。既然TLB是虛擬高速緩存(VIVT)，是否存在別名和歧義問題呢?如果存在，軟件和硬件是如何配合解決這些問題呢?

TLB的特殊

虛擬地址映射物理地址的最小單位是4KB。所以TLB其實不需要存儲虛擬地址和物理地址的低12位(因為低12位是一樣的，根本沒必要存儲)。

另外，我們如果命中cache，肯定是一次性從cache中拿出整個數據。所以虛擬地址不需要offset域。index域是否需要呢?這取決于cache的組織形式。

如果是全相連高速緩存。那么就不需要index。如果使用多路組相連高速緩存，依然需要index。下圖就是一個四路組相連TLB的例子。

現如今64位CPU尋址范圍并沒有擴大到64位。64位地址空間很大，現如今還用不到那么大。因此硬件為了設計簡單或者解決成本，實際虛擬地址位數只使用了一部分。這里以48位地址總線為了例說明。

TLB的別名問題

我先來思考第一個問題，別名是否存在。我們知道PIPT的數據cache不存在別名問題。物理地址是唯一的，一個物理地址一定對應一個數據。

但是不同的物理地址可能存儲相同的數據。也就是說，物理地址對應數據是一對一關系，反過來是多對一關系。由于TLB的特殊性，存儲的是虛擬地址和物理地址的對應關系。

因此，對于單個進程來說，同一時間一個虛擬地址對應一個物理地址，一個物理地址可以被多個虛擬地址映射。將PIPT數據cache類比TLB，我們可以知道TLB不存在別名問題。

而VIVT Cache存在別名問題，原因是VA需要轉換成PA，PA里面才存儲著數據。中間多經傳一手，所以引入了些問題。

TLB的歧義問題

我們知道不同的進程之間看到的虛擬地址范圍是一樣的，所以多個進程下，不同進程的相同的虛擬地址可以映射不同的物理地址。這就會造成歧義問題。

例如，進程A將地址0x2000映射物理地址0x4000。進程B將地址0x2000映射物理地址0x5000。當進程A執行的時候將0x2000對應0x4000的映射關系緩存到TLB中。當切換B進程的時候，B進程訪問0x2000的數據，會由于命中TLB從物理地址0x4000取數據。這就造成了歧義。

如何消除這種歧義？我們可以借鑒VIVT數據cache的處理方式，在進程切換時將整個TLB無效。切換后的進程都不會命中TLB，但是會導致性能損失。

如何盡可能的避免flush TLB

首先需要說明的是，這里的flush理解成使無效的意思。我們知道進程切換的時候，為了避免歧義，我們需要主動flush整個TLB。如果我們能夠區分不同的進程的TLB表項就可以避免flush TLB。

我們知道Linux如何區分不同的進程？每個進程擁有一個獨一無二的進程ID。如果TLB在判斷是否命中的時候，除了比較tag以外，再額外比較進程ID該多好呢!這樣就可以區分不同進程的TLB表項。進程A和B雖然虛擬地址一樣，但是進程ID不一樣，自然就不會發生進程B命中進程A的TLB表項。

所以，TLB添加一項ASID(Address Space ID)的匹配。ASID就類似進程ID一樣，用來區分不同進程的TLB表項。這樣在進程切換的時候就不需要flush TLB。但是仍然需要軟件管理和分配ASID。

如何管理ASID

ASID和進程ID肯定是不一樣的，別混淆二者。進程ID取值范圍很大。但是ASID一般是8或16 bit。所以只能區分256或65536個進程。

我們的例子就以8位ASID說明。所以我們不可能將進程ID和ASID一一對應，我們必須為每個進程分配一個ASID，進程ID和每個進程的ASID一般是不相等的。每創建一個新進程，就為之分配一個新的ASID。當ASID分配完后，flush所有TLB，重新分配ASID。所以，如果想完全避免flush TLB的話，理想情況下，運行的進程數目必須小于等于256。

管理ASID上需要軟硬結合。Linux kernel為了管理每個進程會有個task_struct結構體，我們可以把分配給當前進程的ASID存儲在這里。頁表基地址寄存器有空閑位也可以用來存儲ASID。

當進程切換時，可以將頁表基地址和ASID(可以從task_struct獲得)共同存儲在頁表基地址寄存器中。當查找TLB時，硬件可以對比tag以及ASID是否相等(對比頁表基地址寄存器存儲的ASID和TLB表項存儲的ASID)。如果都相等，代表TLB hit。否則TLB miss。當TLB miss時，需要多級遍歷頁表，查找物理地址。然后緩存到TLB中，同時緩存當前的ASID。

更上一層樓

我們知道內核空間和用戶空間是分開的，并且內核空間是所有進程共享。

既然內核空間是共享的，進程A切換進程B的時候，如果進程B訪問的地址位于內核空間，完全可以使用進程A緩存的TLB。但是現在由于ASID不一樣，導致TLB miss。

我們針對內核空間這種全局共享的映射關系稱之為global映射。針對每個進程的映射稱之為non-global映射。所以，我們在最后一級頁表中引入一個bit(non-global (nG) bit)代表是不是global映射。

當虛擬地址映射物理地址關系緩存到TLB時，將nG bit也存儲下來。當判斷是否命中TLB時，當比較tag相等時，再判斷是不是global映射，如果是的話，直接判斷TLB hit，無需比較ASID。當不是global映射時，最后比較ASID判斷是否TLB hit。

什么時候應該flush TLB

我們再來最后的總結，什么時候應該flush TLB。

• 當ASID分配完的時候，需要flush全部TLB。ASID的管理可以使用bitmap管理，flush TLB后clear整個bitmap。
• 當我們建立頁表映射的時候，就需要flush虛擬地址對應的TLB表項。第一印象可能是修改頁表映射的時候才需要flush TLB，但是實際情況是只要建立映射就需要flush TLB。原因是，建立映射時你并不知道之前是否存在映射。例如，建立虛擬地址A到物理地址B的映射，我們并不知道之前是否存在虛擬地址A到物理地址C的映射情況。所以就統一在建立映射關系的時候flush TLB。