本文轉載自微信公眾號「zartbot」，作者扎波特的網線鉗。轉載本文請聯系zartbot公眾號。

DPU的賽道真有趣，Fungible換了CEO、Pensando融了35M、Xilinx發布Versal HBM還專門提到Marvell的CN106xx、Marvell則是直接買了Innovium. Linkedin看到Google自己在做CPU。

去年寫過一篇<蘇媽會買Innovium么?>[1],其實來自于SiFive的CEO發的一個DataCenter Equation：

nVidia買了ARM和Mellanox以后，基本上協議棧全了,Intel買了Barefoot后，配合Altera FPGA玩起了IPU，最近又在大張旗鼓的基于P4實現NDP協議去和RDMA競爭. 當時我就在想AMD怎么玩呢，買了Xilinx以后數據中心交換還缺一塊呀，Innovium又不貴，應該是蘇媽很好的選擇...沒想到最后被Marvell收了.

DPU的賽道上，的確是需要一個25.6T以上的傻快傻快的Fabric的。Fungible換CEO想必也是原來的戰略出現了問題，至于Pensando要做一個25.6T的交換芯片對于MPLS來說根本就不是事，或者某個公司已經... 笑而不語~~

然后這個賽道上AMD和Xilinx的最佳合作伙伴就只能BRCM和Cisco選了, 繼續笑而不語..

Xilinx最近很有趣的發了一個圖，左邊的NPU SoC就是CN106XXS，右邊是帶HBM的Versal，其實兩家都有自己很好玩的東西，Marvell是ARM多核跑DPDK可以和主CPU軟件架構上同構，這樣在小于200Gbps的邊緣和中檔次場景中是一個很好的選擇。而Xilinx新的FPGA有600G Ethernet的硬核也是一個很不錯的選擇，不過正如它自己的定位，更多的還是在大于200Gbps以上的高端高吞吐市場上做網絡相關的處理。

其實Victor在ISSC 2021上的一張ppt把Xilinx的定位講的非常的好：Disagregated Computing

DPU的賽道上，并不是簡單的加一個U去Offload。任何一條賽道需要告訴別人你做的是什么和不是什么的時候，本質上這個東西就是一個毫無意義的做加法的過程。SDWAN便是一個典型的例子。

而真正的精髓來自于架構的減法，最近深陷在五六個減法項目中:

• 比RDMA還快的一個東西
• 一個很好玩的DPU調度算法
• 基于上周ZaDNS實現xxx及跟Ruta的整合實現Z***
• 基于復雜網絡理論的鏈路預測和威脅分析來實現Predictive Routing
• Ruta下一版RFC-Draft及相關代碼的開源... ...
• RISC-V的DataCentric ISA

Reference

[1]蘇媽會買Innovium么?:

https://mp.weixin.qq.com/s/9C1MkIpoxVwDkkw5LmC51w