AI竟能生成芯片了！GPT-4僅用19輪對話造出130nm芯片，攻克芯片設計行業巨大挑戰HDL
GPT-4，已經可以幫人類造芯片了！
只用簡單的英語對話，紐約大學Tandon工程學院的研究人員就通過GPT-4造出了一個芯片。
具體來說，GPT-4通過來回對話，就生成了可行的Verilog。隨后將基準測試和處理器發送到Skywater 130 nm穿梭機上成功流片（tapeout）。
這項成就，堪稱史無前例。
論文地址：https://arxiv.org/pdf/2305.13243.pdf
這意味著，在大語言模型的幫助下，芯片設計行業的大難題——HDL將被攻克。芯片開發的速度將大大加快，并且芯片設計的門檻也被大大降低，沒有專業技能的人都可以設計芯片了。
研究者表示：「可以認為，這項研究產生了第一個完全由AI生成的HDL（硬件描述語言），它可以直接用來制造物理芯片。」
HDL難題被GPT-4順利解決
如上圖所示，芯片設計和制造中非常重要的一部分代碼——Verilog，就是研究人員通過提示詞讓GPT-4生成的。
在NYU的這項研究中，兩名硬件工程師僅僅通過英語和GPT-4交談，就設計出了一種新型的8位基于累加器微處理器架構。
而GPT-4設計的芯片，顯然已經達到了工業標準，因為它隨后就被研究者送去在Skywater 130nm shuttle上制造了。
這標志著第一個由大語言模型設計的IC被實際制造出來，達到了一個里程碑。
硬件描述語言（HDL），一直是芯片設計行業一直面臨的一個巨大挑戰。
因為HDL代碼需要非常專業的知識，對很多工程師來說，想要掌握它們非常困難。
如果大語言模型可以替代HDL的工作，工程師就可以把精力集中在攻關更有用的事情上。
Pearce博士面對自己設計出的第一塊芯片，頗為感慨地表示：「我根本就不是芯片設計專家，卻設計出了一塊芯片，這正是令人印象深刻的地方?！?/span>
通常情況下，開發任何類型的硬件（包括芯片），第一步都是用日常語言描述硬件功能。
隨后，經過專門培訓的工程師會把這個描述翻譯成硬件描述語言 (HDL)，由此創建允許硬件執行任務的實際電路元件。
Verilog就是一個經典的例子。在這項研究中，大語言模型能夠通過來回對話生成可行的Verilog。隨后就是將基準測試和處理器發送到Skywater 130 nm穿梭機上，進行流片（tapeout）。
紐約大學坦登電氣與計算機工程系以及網絡安全中心的研究助理教授Dr. Hammond Pearce介紹說，之所以啟動這個Chip Chat項目，是希望探索大語言模型在硬件設計領域的能力。
在他們看來，這些大語言模型不僅僅是「玩具」，而是有潛力做更多事情。為了驗證這個概念，Chip Chat項目誕生了。
我們都知道，OpenAI的ChatGPT和谷歌的Bard都可以生成不同編程語言的軟件代碼，但它們在硬件設計的應用中尚未得到廣泛的研究。
而NYU的這項研究表明，AI不僅可以生成軟件代碼，還能使硬件制造收益。
大語言模型的優點在于，我們可以采用對話的方式與其交互，這樣，我們就能通過有來有回的方式，來完善硬件的設計。
研究團隊使用大語言模型處理了8個硬件設計示例，尤其是生成用于功能和驗證目的的Vrilog代碼。
此前，研究人員就曾測試了大語言模型將英語轉換為Vrilog的效果，但他們發現，加入與人類工程師的交互過程后，大語言模型才產生了最好的Vrilog。
這項研究不僅僅停留在實驗層面。研究人員發現，如果在現實環境中將這個方法投入實踐，大語言模型可以減少HDL轉換過程中的人為錯誤，這就可以大大提高生產力，縮短芯片的設計時間和上市時間，還允許芯片設計者進行更具創意的設計。
另外，這個過程還極大地降低了芯片設計師對HDL流利程度的需求。
因為寫HDL是一種相對罕見的技能，對不少芯片設計求職者都是一大難關。
所以，如果真的將大語言模型用于芯片設計，在現階段是否可行呢？
研究人員表示，相關的安全因素以及可能導致的問題，還需要通過進一步測試來識別和解決。
在疫情期間的芯片短缺，已經阻礙了汽車以及其他依賴芯片設備的供應，如果大語言模型真的能夠在實踐中設計芯片，無疑會大大緩解這種短缺。
四大LLM芯片設計大PK
研究人員首先設置了設計流程圖和評估標準，來給大語言模型在芯片設計方面的表現打分。對話框架形成了一個反饋循環。
通過這個「半自動化」流程，研究人員想對比一下4個大語言模型（GPT-4，ChatGPT，Bard，HuggingChat），執行芯片設計的能力。
研究人員首先給大語言模型喂了如下圖所示的提示詞，讓他們生成兩種不同的文檔。
然后輸出的內容研究人員會讓有經驗的工程師來評估是否能夠使用。
如果輸出內容達不到標準，研究人員會讓大語言模型通過相同的提示詞再輸出5次。
如果還不符合要求，那么就認為這個大語言模型無法完成這個工作流程。
當完成了的設計和Benchtest內容后，用Icarus Verilog（iverilog）對內容進行編譯，如果編譯成功了的話，就進一步進行模擬。
如果這個流程跑下來沒有報錯，那么這個設計就通過了。
但是如果這個流程中任意一個過程報錯了，就把報錯的地方反饋到模型中，讓它自己提供修復，這個過程稱為Tool Feedback（TF）。
如果之后相同的錯誤重復出現了三次，則用戶會給出簡單的人工反饋（Simple Human Feedback，SHF）。
如果依然存在錯誤，就繼續給予模型進一步的反饋(Moderate Human Feedback,MHF)和（Advenced Human Feedback，AHF）。
如果還存在錯誤，就認為模型完成不了這個流程。
GPT-4、ChatGPT勝出
研究人員根據上面的流程，對4個大語言模型，GPT-4/ChatGPT/Bard/Hugging Chat生成用于硬件設計的Verilog的水平進行了測試。
在用完全相同的提示詞進行提示之后，得到了以下的結果：
GPT-4和ChatGPT都能夠滿足規范并最終通過了設計的整個流程，Bard和HuggingChat都未能滿足標準從而開啟下邊進一步的測試流程。
因為Bard和HuggingChat的表現不好，之后的流程研究人員就只針對GPT-4和ChatGPT進行。
在進行完了整個測試流程后，GPT-4和ChatGPT的對比結果如下圖
Outcome指的是在哪個反饋階段得到了成功或者失敗的結果。
GPT-4表現很好，基本上通過大多數的測試。
大多數情況下都只需要進行到工具反饋（TF）階段就能結束測試，只是在Testbench中需要人工反饋。
ChatGPT的表現明顯要比GPT-4差，大部分的嘗試最終都沒有通過測試，而且大部分通過測試的結果也不符合整體的標準。
GPT4輔助設計芯片在實際芯片設計流程中的探索
在完成了這個標準化的測試流程，篩選出了唯一合格的大模型GPT-4之后。
研究團隊決定將它用來實際參與芯片流程，解決現實世界中芯片設計和制造流程中出現的問題。
具體來說，研究團隊讓一名經驗豐富的硬件設計工程師使用GPT-4來設計一些更復雜的芯片設計，并對設計結果進行定性的檢查。
研究團隊使用GPT-4編寫了設計芯片的所有Verilog（不包括頂層的Tiny Tapeout wraper）。
通過下圖所示的提示詞，研究人員讓硬件設計工程師和GPT-4共同開始設計一個8位的基于累加器的構架，擁有32字節內存的馮諾依曼類型的芯片。
在設計的過程中，人類工程師負責引導GPT-4，驗證它的輸出。
GPT-4單獨負責處理器的Verilog代碼的編寫，同時還制定了處理器的大部分規格。
具體來說，研究團隊將較大的設計項目細分成子任務，每個子任務在界面中都有自己 的「對話線程」。
由于ChatGPT-4不會在線程之間共享信息，工程師要將從上一個線程復制相關信息到新的第一個消息中， 從而形成一個慢慢定義處理器的「基礎規范」。
基本規范最終包 括ISA、寄存器列表、內存庫、ALU和控制單元的定義，以及處理器在每 個周期中應該做什么的高級概述。
這個規范中的大多數信息都是由ChatGPT-4生成的，工程師只做了一些復制/粘貼的工作，并稍加編輯。
ChatGPT-4有時會輸出不是很理想的響應內容。
出現這種情況，工程師可能會做出兩個選擇，要么繼續對話并推動它修復響應，或使用接口強制ChatGPT-4「重啟」響應，即通過假裝之前的答案從未發生來重新生成結果。
在這兩者之間進行選擇需要專業的判斷:繼續對話允許用戶指定前一個響應的哪些部分是好的或壞的，而重新生成將保持整個對話更短和更簡潔(考慮到有限 的上下文窗口大小，這是有價值的)。
盡管如此，從下圖中 的‘＃Restart ‘列可以看出，隨著工程師對使用ChatGPT-4越來越 有經驗，重啟次數趨于減少。
研究者在論文中展示了一個最為困難，重啟了10次的提示和回復實例，是一段關于控制信號規劃的內容（Control Signal Planning）。
設計結果
設計流程的全部對話內容可以在下面的鏈接中查閱：
https://zenodo.org/record/7953724
GPT-4參與生成的指令系統結構(Instruction Set Architecture，ISA)如下圖所示。
研究人員繪制了GPT-4設計的芯片的通路數據圖如下圖所示。
最后，研究人員評價道：「大語言模型能夠成倍放大設計能力，讓設計人員能夠快速地設計空間探索（space exploration）和迭代」。
「總體上來說，GPT-4可以生成能使用的代碼，節省大量的設計時間?！?/span>
