1. 背景

1.1 AI芯片設計的當前挑戰與新興計算范式概覽

人工智能（AI）的飛速發展，特別是以Transformer為代表的深度學習模型的廣泛應用，對計算硬件提出了前所未有的要求。傳統的馮·諾依曼架構在處理這些大規模、高并行的AI負載時，其性能和效率日益受到“功耗墻”（power wall）和“架構墻”（architecture wall）的根本性制約。隨著模型規模的持續膨脹，其計算復雜度和內存需求呈爆炸式增長，這迫使學術界和工業界必須跳出傳統思維，積極探索超越二進制計算的新型計算范式。

一個核心的探索方向是：在保證技術可持續發展的前提下，對計算過程中嚴格的確定性約束進行適度松弛，以期在可接受的精度損失范圍內，換取顯著的性能與能效增益。在此背景下，一系列非傳統計算范式應運而生，其中，隨機計算（Stochastic Computing, SC）及其衍生的各類混合計算技術，因其獨特的潛力而備受關注。這些新興范式通過在不同層面引入近似或概率特性，為設計高能效、低成本的AI芯片提供了全新的思路，其共同目標是打破傳統計算模式的束縛，更高效地匹配AI算法的內在特征。

最近一則來自中國的新聞報道引起了國際半導體和AI領域的廣泛關注。據《南華早報》、俄羅斯衛星通訊社等多家中英文媒體報道，由北京航空航天大學（Beihang University）李洪革教授領導的團隊，成功研發并實現了全球首款非二進制AI芯片的大規模量產和商業應用。這一突破的核心，是一種被命名為混合隨機數（Hybrid Stochastic Number, HSN）的創新計算體系。通過對于北航團隊論文的分析和之前的一些溯源，本文將嘗試在這個領域做一下簡單的科普性解讀。

1.2 隨機計算（SC）技術回顧

隨機計算是一種獨特的計算方法，它將數值表示為一串隨機的比特流（Stochastic Number, SN），其中比特“1”出現的概率直接對應于該數值的大小。SC最主要的吸引力在于，它能夠用極其簡單的邏輯電路（例如，一個邏輯與門即可實現乘法）來執行復雜的算術運算，從而帶來顯著的硬件面積和功耗節省。此外，由于信息被編碼在整個比特流的統計特性中，SC天然具有較強的容錯能力，對個別比特的翻轉不敏感，這使其在圖像處理、數字濾波器設計等特定應用中展現了早期潛力。

然而，盡管SC擁有這些誘人的特性，其固有的瓶頸也嚴重限制了其在大規模、高性能AI計算中的廣泛應用。這些瓶頸主要包括高計算延遲（為保證精度需要極長的比特流）、相對較低的精度（結果受隨機波動影響）、信息密度低下（與二進制表示相比效率極低），以及高昂的數據轉換開銷（在二進制與隨機系統間接口時耗時且引入誤差）。這些根本性的缺陷使得純粹的SC技術難以滿足現代AI應用對高吞吐量和高精度的雙重嚴苛需求。

1.3 混合隨機數（HSN）技術的核心價值

為了克服純SC技術的上述瓶頸，同時保留其在硬件成本和容錯性方面的優勢，混合隨機數（Hybrid Stochastic Number, HSN）技術應運而生。HSN的核心思想，是巧妙地將傳統二進制計算的高精度、高信息密度特性，與隨機計算的低硬件成本、高容錯性等優點進行深度融合。其提出的根本動機，正是在于解決SC在實際應用中面臨的高延遲和低信息密度這兩大關鍵痛點，從而使其能夠更好地適配復雜的AI計算任務。

HSN并非簡單地將兩種技術并列使用，而是提出了一種內在地融合了二進制（BN）與隨機數（SN）成分的統一數字表示方法。這種混合表示的關鍵優勢在于，它能夠在很大程度上避免在BN和SN之間進行頻繁且代價高昂的顯式轉換，從而實現更高的計算效率和更低的系統延遲。

因此，HSN的設計哲學并非試圖完全取代成熟的二進制計算體系，而是代表了一種務實的工程演進。它承認純隨機計算雖在理論上潛力巨大，但其硬傷使其難以在實際AI應用中大規模鋪開。HSN通過一種智能的混合策略，將二進制的精確性注入隨機計算的效率框架中，特別是通過大幅減少或優化轉換器開銷，使得隨機計算的優點能夠在緩解其固有缺陷的同時得以發揮。HSN技術方案已經開始應用于實際芯片制造并進入量產階段，這充分證明了其作為一種實用化解決方案的巨大潛力。

2. 隨機計算（SC）基本原理

2.1 SC中的數據表示：單極性與雙極性碼流

在隨機計算中，數值并非以傳統的多位二進制形式存在，而是被編碼為一串隨時間（或空間）展開的隨機比特序列。比特流中“1”出現的概率直接對應于所表示的數值。主要有兩種基本的數據表示格式：

• 單極性（Unipolar）表示：通常用于表示區間 `` 內的數值。如果一個長度為??N?? 的隨機比特流中包含??n??? 個“1”，那么它所代表的單極性數值??x?? 為??x = P(1) = n?/N??。
• 雙極性（Bipolar）表示：用于表示區間??[-1, 1]?? 內的數值。一種常見的實現方式是使用概率??P(1)?? 來編碼數值??x??，其關系為??x = 2×P(1) - 1??。

將傳統的二進制數轉換為隨機比特流（B2P轉換）通常需要一個隨機數生成器（SNG），其核心組件包括一個偽隨機數發生器（PRNG，常用LFSR）和一個比較器。在每個時鐘周期，比較器將輸入的二進制數與PRNG生成的隨機數進行比較，從而決定輸出比特流的當前位是“0”還是“1”。

2.2 SC基本邏輯運算單元及其電路實現

SC最引人注目的特點之一是其能夠用非常簡單的邏輯門電路實現復雜的算術運算。

• 乘法（Multiplication）：對于兩個獨立的單極性隨機數??X??? 和??X???，它們的乘積可以通過將這兩個比特流輸入一個邏輯與門（AND gate）來實現。對于雙極性隨機數，乘法通常可以通過一個異或非門（XNOR gate）來實現。這種用單個邏輯門實現乘法的方式，相比于復雜的二進制乘法器，極大地節省了硬件資源。
• 加法（Addition）：SC中的加法相對復雜且通常是近似的，常用的是縮放加法。對于單極性數??P??? 和??P???，它們的縮放加法??(P? + P?)/2?? 可以通過一個2選1多路選擇器（MUX）實現，其選擇信號是一個概率為0.5的隨機比特流。然而，這種加法會導致信息損失，是SC精度問題的一個主要來源。
• 其他運算：更復雜的函數，如激活函數（tanh、sigmoid等），可以通過組合基本邏輯門或使用小型的有限狀態機（Finite State Machine, FSM）來近似實現。

2.3 SC技術的固有優勢與主要局限性分析

隨機計算技術因其獨特的計算方式，展現出一系列區別于傳統二進制計算的優勢和劣勢。其固有優勢主要包括：極低的硬件成本（尤其是乘法器）、高容錯性（對軟錯誤不敏感），以及潛在的低功耗特性。

然而，其主要局限性也同樣突出且致命：

• 高延遲/長計算時間：為達到可接受的精度，通常需要極長的比特流（數百到數千位），導致計算延遲非常高。
• 低精度/結果不確定性：由于隨機波動，計算結果本質上是近似的，精度與比特流長度??N?? 成正比（誤差通常與??1/√N?? 相關）。
• 數據轉換開銷：在實際系統中，B2P和P2B的轉換過程不僅需要額外硬件，還會引入延遲和誤差。
• 信息密度低：一個??N?? 比特的隨機流的信息承載能力遠低于一個??N?? 比特的二進制數。
• 相關性問題：許多SC運算的正確性依賴于輸入流的統計獨立性。然而，實際硬件中由PRNG生成的比特流可能存在不希望的相關性，這會破壞概率運算的數學基礎，嚴重影響計算的準確性。

這些局限性，特別是高延遲和低精度，是阻礙SC技術在主流高性能計算（包括大多數AI應用）中得到廣泛應用的核心原因。

3. 混合隨機數（HSN）技術深度解析

3.1 HSN的精確定義、數字結構與表示方法

混合隨機數（HSN）是一種旨在融合傳統固定基數二進制數（BN）與隨機數（SN）表示優點的新型數字系統。它并非簡單地將兩種表示并列使用，而是提出了一種統一的框架，使得數值本身就包含二進制和隨機兩種成分。HSN的提出旨在統一BN、SN以及HSN自身的表示，并探討了它們之間的數學描述和轉換關系。

其核心思想是將一個數值 ??X?? 分解或表示為確定性部分（通常是二進制）和概率性部分（隨機比特流）的某種組合。例如，一個HSN可以被定義為一個元組 ??(B, S)???，其中 ??B??? 是一個二進制數，代表數值的主要部分或整數部分，而 ??S?? 是一個隨機比特流，代表數值的次要部分或小數部分。HSN是從BN和SN的數制中首次提出的混合表示方法，其目標是實現比傳統SN更高的效率和更低的延遲，一個關鍵途徑就是避免BN和SN之間的顯式轉換器。

3.2 HSN中二進制與隨機數表示的融合機制

HSN中二進制與隨機數表示的融合機制是其核心創新所在。這種融合并非簡單的拼接，而是要在運算層面實現兩種表示的協同工作。其關鍵在于如何設計HSN的算術邏輯單元，使其能夠直接處理這種混合表示的數。

一種可能的融合機制是將一個數 ??X??? 表示為 ??X = B + ε·S_val???，其中 ??B??? 是一個 ??m??? 位的二進制整數或定點數，??ε??? 是一個縮放因子，而 ??S_val??? 是由隨機比特流 ??S??? 所代表的概率值。當進行運算時（如加法 ??X? + X????），HSN算術單元會分別處理二進制部分（??B? + B????）和隨機部分（??ε·S_val? + ε·S_val???），并設計專門的邏輯來處理兩者之間的進位和交互。這種設計使得大部分數值的精度由穩定且高效的二進制邏輯來保證，而隨機邏輯則用于處理精度要求較低的部分或用于實現硬件成本極低的特定運算（如乘法），從而在系統層面實現了性能與成本的最佳平衡。

3.3 HSN技術的核心優勢：低延遲、高精度與硬件效率

通過上述的混合機制，HSN成功地將SC的優點與二進制計算的優點相結合，直接解決了SC的主要痛點。

• 顯著降低延遲：由于數值的主要部分由二進制并行處理，HSN不再需要像純SC那樣依賴極長的比特流來表示整個數值并等待其收斂。二進制部分可以實現即時計算，大大縮短了整體運算延遲。
• 精度提升與可控性：二進制部分的引入使得HSN能夠達到比純SC高得多的計算精度。二進制部分可以精確表示數值的整數部分或高有效位，而隨機部分引入的誤差可以被限制在較小的范圍內，使得HSN的精度更易于控制和預測。
• 保持硬件效率：雖然HSN的電路比純SC的極簡電路略微復雜，但由于它顯著減少了對超長比特流處理單元（如極長的計數器、SNG）的需求，并優化了整體計算流程，HSN仍然能夠保持較高的硬件效率。論文 提到HSN對應“超低面積電路”，論文也強調了HSN在克服“功耗墻”和“架構墻”方面的潛力。

3.4 HSN的編碼、解碼及轉換策略

HSN設計的一個核心目標是盡可能減少或避免在計算過程中進行顯式的、代價高昂的BN和SN之間的完整轉換。理想情況下，HSN的算術運算應該直接在混合域內完成。

論文提出了一種針對HSN的重編碼方法（recoding method），這是一個重要的內部轉換策略。該方法旨在解決HSN在運算過程中可能出現的位寬累積問題。這種重編碼技術據稱具有高精度，并且僅需一個時鐘周期的延遲就能有效減少HSN的位寬。更重要的是，它使得在純HSN域內構建流水線結構成為可能，避免了在計算中途進行數據格式轉換，從而保持了計算的流暢性和高效率。

這種“最小化轉換稅”的理念是HSN發揮其混合優勢的關鍵。它不僅在于其混合的數字表示本身，更在于其配套的算術單元和數據流設計，這些設計能夠高效地處理HSN格式的數據，并盡可能地將運算限制在混合域內部。

表1：隨機計算（SC）與混合隨機數（HSN）關鍵特性對比

通過此表對比可見，HSN通過犧牲SC的部分極簡性，換取了在延遲、精度和信息密度等關鍵性能指標上的顯著提升，使其在AI芯片設計領域展現出比純SC更廣闊的應用前景。

4. HSN技術在AI芯片設計中的核心應用

HSN技術憑借其在延遲、精度和硬件效率方面的均衡優勢，在AI芯片設計的多個關鍵環節展現出重要的應用潛力，特別是在構建高能效的神經網絡加速器方面。

4.1 面向神經網絡的HSN計算架構

HSN的低功耗、小面積特性使其非常適合用于設計面向神經網絡的計算架構，特別是對于資源受限的邊緣AI設備而言。論文明確指出，其關于混合隨機計算的研究成果已應用于深度神經網絡（DNN）的硬件實現，并采用標準的40納米低功耗CMOS工藝進行了流片。另據報道，中國北京航空航天大學的李洪革教授團隊利用HSN技術研制的新型AI芯片已經進入量產階段，并基于HSN原理采用28納米CMOS工藝制造了一款用于機器學習的高效乘法器芯片。這些實例充分證明了HSN在神經網絡計算架構中的可行性和應用價值。

4.2 基于HSN的高能效乘累加（MAC）單元設計

乘累加（MAC）運算是神經網絡中最為核心和計算密集型的操作。HSN技術在設計高能效MAC單元方面具有巨大潛力。論文提到，HSN中的基本算術運算可以對應于“超低面積的電路”，這對于構建大規模并行的MAC陣列至關重要。前述的40納米HSN DNN芯片擁有高達4544個MAC單元，這顯示了HSN架構在支持大規模并行MAC運算方面的能力。在基于HSN的MAC單元設計中，關鍵在于如何有效地結合二進制和隨機兩部分的表示來執行乘法和累加操作，以實現效率和精度的最佳平衡。

4.3 HSN環境下激活函數的實現方法與挑戰

激活函數在神經網絡中引入非線性，是構成深度神經網絡的關鍵組件。然而，在傳統的隨機計算（SC）領域，高效且精確地實現非線性激活函數一直是一個顯著的挑戰。對于HSN而言，如何在保持其混合計算優勢的前提下有效實現激活函數，同樣是一個需要重點關注的問題。

論文展示了一種基于HSN的逐次逼近法來實現激活函數，該方法通過一個迭代過程，在HSN域內直接生成激活函數的輸出HSN。這正是朝著正確方向進行的有益探索。因為如果HSN在處理激活函數時，需要頻繁地將HSN完全轉換回二進制，在二進制域計算，然后再轉換回HSN格式，那么HSN的核心優勢之一——即減少轉換器開銷——就會在這一關鍵環節大打折扣。因此，開發能夠在HSN域內（或盡可能接近HSN域）高效、準確地實現各種常用激活函數的方法，對于HSN技術在深度學習領域的整體競爭力至關重要。

4.4 HSN技術在AI芯片實例中的性能表現

已有的研究和報道提供了一些關于HSN技術在實際AI芯片或計算單元中的性能數據，初步展示了其在功耗、面積和速度方面的潛力。

• 論文描述的40納米HSN DNN芯片，核心面積為0.53 mm2，在400 MHz時鐘下功耗為102.3 mW，集成了4544個MAC單元。
• 據報道，基于HSN技術的AI芯片（110納米工藝）可達到微秒（μs）級別的片上計算延遲，這對于需要快速響應的AI應用非常重要。
• 論文中提出的HSN重編碼方法，在應用于多項式計算電路時，據稱能夠節省超過80%的硬件資源。

表2：基于HSN及相關混合計算的AI計算單元/芯片關鍵性能指標案例

這些案例數據雖然來自不同的設計和工藝節點，但共同指向一個趨勢：HSN及其相關的混合計算技術確實有潛力在AI硬件實現中提供有競爭力的功耗、面積和性能表現。

5. HSN技術面臨的挑戰與未來

盡管HSN技術展現出諸多優勢和應用潛力，但在其發展和廣泛應用的過程中，仍面臨一系列技術挑戰，這些挑戰也指明了未來的研究方向。

5.1 HSN設計與實現中的關鍵技術難題

HSN設計中的核心難題包括：精度與動態范圍的權衡，即如何優化二進制與隨機部分的資源分配以滿足不同應用的需求；混合信號處理與接口的復雜性，確保HSN單元內部及與其他模塊間的高效協同；高效的HSN原生算法開發，使算法能充分利用HSN的計算特性；以及測試與驗證的挑戰，如何定義和確保一個混合了確定性與概率性邏輯的系統的“正確性”。此外，在復雜運算中如何普適地管理和控制位寬累積，也是設計中需要仔細考慮的因素。

5.2 HSN技術的優化路徑與前沿研究熱點

針對上述挑戰，HSN技術的未來發展可以從以下幾個方面展開：HSN編碼方案的進一步優化，以提高信息密度和運算效率；HSN專用編譯器和設計自動化（EDA）工具的開發，以降低設計門檻，加速產業化；與憶阻器等新興器件和技術的結合，以實現更高效、更緊湊的HSN計算單元；HSN容錯機制的增強與利用，設計更全面的整體容錯方案；以及面向特定AI應用的HSN架構定制，如為Transformer模型設計專用的HSN加速器。

5.3 HSN在下一代AI芯片中的應用前景展望

展望未來，HSN技術憑借其綜合優勢，有望在下一代AI芯片中扮演重要角色。在邊緣計算與物聯網（IoT）AI領域，HSN有望實現高能效的端側智能處理。在高能效AI加速器領域，面對大型語言模型（LLM）等帶來的巨大計算壓力，HSN提供了一種平衡性能與成本的有吸引力的技術路徑。

特別值得關注的是，中國在HSN技術領域的研發和產業化方面取得了顯著進展，例如利用國內成熟的半導體制造工藝（如110納米）進行HSN芯片的量產。在全球芯片供應鏈面臨不確定性的背景下，依托本土成熟工藝發展HSN這類創新計算架構，是中國在AI硬件領域尋求技術自給與差異化競爭的一條重要途徑。如果HSN能夠利用這些成熟工藝節點在特定AI負載上實現具有競爭力的性能功耗比，那么它不僅能保障供應鏈安全，還可能在全球AI芯片市場中開辟出一條獨特的發展道路。

6. 結論

6.1 HSN技術對AI芯片設計領域的核心貢獻總結

混合隨機數（HSN）技術作為一種新興的計算范式，為AI芯片設計領域帶來了重要的創新。它通過將傳統二進制計算的精確性與隨機計算的低硬件成本等優勢相結合，有效地緩解了當前AI芯片面臨的“功耗墻”和“面積墻”等挑戰。

HSN的核心貢獻在于，它創建了一種能夠內在地、協同地利用兩種數制特性的混合運算機制，從而顯著克服了純隨機計算（SC）在計算延遲過高和精度不足方面的主要障礙。這使得隨機計算的原理能夠被應用于對性能要求更高的AI任務中。已有研究和原型芯片的成功流片，初步驗證了HSN技術在實際AI硬件中的可行性和性能優勢。

6.2 對未來研究和工程應用的啟示

HSN技術的發展仍處于不斷演進的階段，其未來充滿機遇，并為研究和工程應用指明了若干重要方向：

• 核心機制優化：持續深化對HSN編碼、算術邏輯和內部轉換策略的優化。
• 設計生態構建：開發支持HSN架構的專用編譯器和EDA工具鏈，是其產業化進程的關鍵。
• 前沿技術融合：探索HSN與憶阻器、三維集成等新興技術的結合，有望催生性能更優越的AI芯片。
• 應用驅動創新：針對不同AI算法和場景，設計定制化的HSN處理器架構，以最大化其能效優勢。
• 理論基礎深化：加強對HSN計算過程中的精度、誤差、可靠性等基礎理論問題的研究。

總而言之，混合隨機數技術為AI硬件領域帶來了新的視角和強大的工具。它不僅為解決當前AI芯片面臨的瓶頸問題提供了有效途徑，也為未來AI技術向更高能效、更廣泛應用普及的演進注入了新的活力。隨著相關研究的不斷深入和工程實踐的持續推進，HSN有望在下一代AI芯片的版圖中占據重要一席，并對整個計算技術領域產生深遠影響。

參考論文： 

《Hybrid Stochastic Number and Its Neural Network Computation》

 DOI Bookmark: 10.1109/TVLSI.2023.3332170

本文轉載自???上堵吟???，作者：一路到底的孟子敬